PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-086808

(43)Date of publication of application: 20.03.2003

(51)Int.CI.

H01L 29/786 G02F 1/1368

(21)Application number : 2001-274333

(71)Applicant: KAWASAKI MASASHI

ONO HIDEO SHARP CORP

(22)Date of filing:

10.09.2001

(72)Inventor: KAWASAKI MASASHI

ONO HIDEO

KOBAYASHI KAZUKI


SAKONO IKUO

(54) THIN FILM TRANSISTOR AND MATRIX DISPLAY

(57)Abstract:

PROBLEM TO BE SOLVED: To improve TFT characteristics of a thin film transistor having a transparent semiconductor film.

SOLUTION: A gate insulation film 4 which comprises a first insulation film 4a and a second insulation film 4b is formed on a gate electrode 3. On the second insulation film 4b, a semiconductor layer 5 formed of ZnO or the like is formed. The first insulation film 4a is formed of SiNx or the like having a high insulation property, while the second insulation film 4b is formed of an oxide (for example, SiO2). Due to this structure, the crystallinity of the semiconductor layer 5 which forms an interface with the second insulation film 4b can be increased, and at the same time, a defective level of an interface between the semiconductor layer and the second insulation film can be reduced. By forming the second insulation film of an oxide, the capture of oxygen by the material of the second insulation film from the semiconductor layer can be suppressed, resulting in the crystallinity being kept in a good condition near the interface of the



semiconductor layer with the second insulation film. Consequently, a thin film transistor which has a low level of leakage current in an off—region, has a high mobility and has a good switching characteristic can be realized.

LEGAL STATUS

[Date of request for examination]

18.06.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-86808 (P2003-86808A)


(43)公開日 平成15年3月20日(2003.3.20)

(51) Int.Cl. 7 H01L 29/76 G02F 1/15		F I G 0 2 F H 0 1 L 2	
		審査請求	: 未請求 請求項の数7 OL (全 12 頁)
(21)出願番号	特顧2001-274333(P2001-274333)	(71)出顧人	501122377 川崎 雅司
(22)出願日	平成13年9月10日(2001.9.10)		宮城県仙台市青葉区川内元支倉35番地1- 101
		(71)出願人	501356721 大野 英男 宮城県仙台市泉区桂 3 -33-10
		. (71) 出願人	000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号
		(74)代理人	
			最終頁に続く

(57)【要約】

【課題】 透明半導体膜を有する薄膜トランジスタにお いて、TFT特性を向上させる。

【解決手段】 ゲート電極3上に、第1絶縁膜4aおよ び第2絶縁膜4bを含むゲート絶縁膜4を形成し、第2 絶縁膜4 b上に、Zn Oなどを用いた半導体層5を形成 する。第1絶縁膜4aを絶縁性の高いSiN, などで形 成する一方、第2絶縁膜4bを酸化物(例えば、SiO 、)によって形成する。この構造により、第2絶縁膜4 bと界面を形成する半導体層5の結晶性の向上と、半導 体層と第2絶縁膜との界面の欠陥準位の低減とを図るこ とができる。また、第2絶縁膜を酸化物で構成すること で、第2絶縁膜の材料によって半導体層から酸素が奪わ れることを抑制できる。それゆえ、半導体層の第2絶縁 膜との界面付近の結晶性が良好に保持される。この結 果、オフ領域での漏れ電流レベルが低く、かつ移動度が 高いスイッチング特性の良好な薄膜トランジスタが実現 できる。



【特許請求の範囲】

【請求項1】ZnO、 $Mg_xZn_{1-x}O$ 、 $Cd_xZn_{1-x}O$ のまたはCdO、もしくは1価の価数を取りうる元素またはNiがドープされたZnO、 $Mg_xZn_{1-x}O$ 、 $Cd_xZn_{1-x}O$ のまたはCdOを用いた半導体層と、

ゲート電極と界面を形成する酸化物以外の材料を用いた 第1 絶縁膜と、この第1 絶縁膜および前記半導体層に挟 まれ、双方と界面を形成する酸化物を用いた第2 絶縁膜 とを有するゲート絶縁膜とを備えていることを特徴とす 10 る薄膜トランジスタ。

【請求項2】前記第2 絶縁膜が、SiO,、Ta,O,、Al,O,、TiO,、MgO、ZrO,、stab-ZrO,、CeO,、K,O、Li,O、Na,O、Rb,O、In,O,、La,O,、Sc,O,、Y,O,またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いていることを特徴とする請求項1 に記載の薄膜トランジスタ。

【請求項3】Z n O、M g $_{\star}$ Z n $_{1-\star}$ O、C d $_{\star}$ Z n $_{1-\star}$ OまたはC d O、もしくは 1 価の価数を取りうる元 20 素またはN i がドープされたZ n O、M g $_{\star}$ Z n $_{1-\star}$ O、C d $_{\star}$ Z n $_{1-\star}$ OまたはC d Oを用いた半導体層と、

ゲート電極と界面を形成する酸化物以外の材料を用いた第1絶縁膜と、この第1絶縁膜および前記半導体層に挟まれ、かつ双方と界面を形成し、KNbO,、KTaO,、BaTiO,、CaSnO,、CaZrO,、CdSnO,、SrHfO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrCeO,、BaCeO,、SrZrO,、BaZrO,、LiGaO,、LiGaO,の混晶系(Lincxxx)、Nax Kx)(Ganz Alz)のまたはこれらの酸化物のうち少なくとも2つを含む固溶体を用いた第2絶縁膜とを有するゲート絶縁膜とを備えていることを特徴とする薄膜トランジスタ。

【請求項4】前記第1絶縁膜がSiN、からなることを 特徴としている請求項1ないし3のいずれか1項に記載 の薄膜トランジスタ。

【請求項5】その上に前記半導体層が形成され、KNbO,、KTaO,、BaTiO,、CaSnO,、CaSnO,、CaSnO,、CaSnO,、CaSnO,、CaSnO,、CaSnO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrCeO,、BaCeO,、SrZrO,、BaZrO,、LiGaO,、LiGaO,の混晶系(Li,-(x,,)Na, K,)(Ga,-,Al,)O, またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いた下地層をさらに備え、

スタガ型に形成されていることを特徴とする請求項1ないし4のいずれか1項に記載の薄膜トランジスタ。

【請求項6】マトリクス状に配列されたスイッチング素 50

子を備えたマトリクス表示装置であって、

請求項1ないし5のいずれか1項に記載の薄膜トランジスタを前記スイッチング素子として用いていることを特徴とするマトリクス表示装置。

【請求項7】前記スイッチング素子を駆動する駆動回路を備え、請求項1ないし5のいずれか1項に記載の薄膜トランジスタを前記駆動回路を構成するトランジスタとして用い、前記スイッチング素子および前記トランジスタが同時に形成されることを特徴とする請求項6に記載のマトリクス表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、透明半導体膜を有する薄膜トランジスタおよびそれを用いたマトリクス表示装置に関するものである。

[0002]

【従来の技術】液晶表示装置などのマトリクス表示装置 は、マトリクス状に配列された絵素と、各絵素に駆動電 圧を書き込むスイッチング素子とを備えている。スイッ チング素子がONすると、駆動電圧が絵素に書き込ま れ、スイッチング素子がOFFすると、駆動電圧の書き 込みは行われない。このようなスイッチング素子として 広く用いられている薄膜トランジスタ(TFT)は、通 常、半導体層にアモルファスシリコンを使用している。 【0003】アモルファスシリコンは光の照射により導 電性を示すことから、薄膜トランジスタには、スイッチ ング特性が低下するのを防止する目的でチャネル遮光膜 を設ける必要がある。遮光膜の設置は、薄膜トランジス タの製造工程数の増加、絵素の開口率の低下などの製造 30 コストアップおよびディスプレイ性能の低下を招く。し たがって、このような問題を解決するため、光電流の無 い透明な半導体材料を用いたトランジスタが提案されて いる。

【0004】例えば、透明半導体材料は、特開平5-2 51705号公報(文献1)、特開平6-067187 号公報(文献2)、特表平11-505377号公報 (文献3)などに開示されている。

【0005】文献1には、エネルギバンドギャップが3 e V以上でキャリア濃度が1019個cm-3以下の透光性半導体層を用いることで遮光膜を無くし、開口率を向上させることが開示されている。また、文献2には、開口率の向上および製造工程の短縮の目的で、液晶駆動用トランジスタのソース部、チャネル部およびドレイン部と、液晶駆動用電極とが共通の透明半導体薄膜で形成されている技術が開示されている。また、文献3においては、透明なスイッチング素子を得るために、チャネル層としてバンドギャップが2.5 eV以上の縮退半導体材料を用いた例が開示されている。

【0006】ととで、図10に、従来の薄膜トランジスタのVg-Id特性を示す。との薄膜トランジスタは、a-Si

(アモルファスシリコン) TFTの作製において一般的 に用いられているPECVD法により成膜されたSiN 、 (単層) をゲート絶縁膜として用い、半導体材料とし て2nOを用いている。図10から、チャネル寸法がL/ W=5 / 1 5 µm程度(Lはチャネル長さを表し、Wはチ ャネル幅を表す)の通常液晶ディスプレイに使用される 大きさのTFTにおいて電界効果移動度(μ_{FE})が0. 52 cm² /Vs のa-SiTFT同等の良好な特性が得られ た。

【0007】また、髙品質の半導体材料を得るための手 10 法は、特開平9-59087号公報(文献4)、特開2 000-277534号公報(文献5)などに開示され ている。

【0008】文献4には、成膜材料の配向性を向上させ るために、ガラス基板表面に成膜材料と異なる材料から なる中間層を設けた後、その上に成膜材料を形成すると とを特徴とする薄膜の形成方法が開示されている。ま た、文献5には、格子不整合性が小さい材料を下地基板 に用いることで、単結晶に近い高品質の半導体薄膜を形 成する方法が開示されている。

[0009]

【発明が解決しようとする課題】今後、更に髙精細なデ ィスプレイを作製したり、より髙開口率を得るためにT FTそのものを小型化したりするためには、TFT特性 (移動度、on/off比など)をより向上させる必要があ る。

【0010】上記のTFT特性の向上には、チャネルを 形成する半導体材料の結晶性を向上させること、および 半導体とゲート絶縁膜との界面の欠陥準位を低減すると とが必要である。そのために、その半導体材料と界面を 30 形成する絶縁膜材料の適切な選定が重要となる。

【0011】しかし、上記の透明半導体材料を開示した 各文献に記載されたトランジスタなどの構成では、絶縁 膜が透明半導体材料の結晶性に及ぼす影響、界面の状態 ひいては作製されたTFTのトランジスタ特性への影響 などは一切考察されていない。また、チャネルと界面を 形成するゲート絶縁膜は、いずれも単一の絶縁性材料を 用いて構成されている。特に、前述のSiNx(単層) を用いた絶縁膜とZnOを用いた半導体層とが界面を形 成する場合、ZnOからSiN、によって酸素が奪われ 40 るので、界面付近のZnOの結晶性が低下する。

【0012】一方、高品質薄膜形成方法では、薄膜を堆 積成膜させる基板材料について、さらには基板材料と薄 膜との間に形成される中間層、緩衝層については述べら れている。

【0013】しかし、それらは、薄膜を単結晶に近く成 膜するための手法であり、薄膜を電界効果型トランジス タの半導体層として用いたときのゲート絶縁膜としてこ の中間層、緩衝層を用いたものではない。

材料を薄膜トランジスタに応用した際のゲート絶縁膜の 選択によるTF T特性の向上に関する考察はなされてい なかった。

【0015】本発明は、上記問題点に鑑みてなされたも のであり、透明半導体材料のマトリクス表示装置におけ るスイッチング素子への応用を、より広範囲に、かつ有 効に行うために、TFT特性を向上できるゲート絶縁膜 を有する薄膜トランジスタおよびそれを備えたマトリク ス表示装置を提供することを目的とする。

[0016]

【課題を解決するための手段】本発明の薄膜トランジス タは、上記の課題を解決するために、ZnO、Mg,Z n_{1-x} O, Cd_x Zn_{1-x} OまたはCdO, もしくは1 価の価数を取りうる元素またはNiがドープされたZn O, Mg, Zn_{1-x} O, Cd, Zn_{1-x} OstalCdO を用いた半導体層と、ゲート電極と界面を形成する酸化 物以外の材料を用いた第1絶縁膜と、この第1絶縁膜お よび前記半導体層に挟まれ、双方と界面を形成する酸化 物を用いた第2絶縁膜とを有するゲート絶縁膜とを備え 20 ていることを特徴としている。

【0017】上記の構成では、第2絶縁膜が酸化物を用 いることにより、この第2絶縁膜と界面を形成する半導 体層との界面整合性を良好に保つことができる。また、 第1絶縁膜が酸化物以外の材料を用いているので、a-Si TFTプロセスのような比較的低温の温度範囲において 作製された薄膜トランジスタでは、酸化物を用いた第2 絶縁膜に比べて絶縁性を高くすることができる。

【0018】このように、ゲート絶縁膜を異なる2層の 絶縁膜で構成することによって、第2絶縁膜と界面を形 成する半導体層の結晶性の向上と、半導体層と第2絶縁 膜との界面の欠陥準位の低減とを図ることができる。ま た、第2絶縁膜を酸化物で構成することで、第2絶縁膜 の材料によって半導体層(ZnOなど)から酸素が奪わ れることを抑制できる。それゆえ、半導体層の第2絶縁 膜との界面付近の結晶性が良好に保持される。この結 果、オフ領域での漏れ電流レベルが低く、かつ移動度が 高いスイッチング特性の良好な薄膜トランジスタが実現 できる。

【0019】上記の薄膜トランジスタにおいて、前記第 2絶縁膜は、SiO,、Ta,O,、Al,O,、Ti O, MgO, ZrO, stab-ZrO, CeO , K, O, Li, O, Na, O, Rb, O, In, O , La, O, Sc, O, Y, O, sktchbo 酸化物のうち少なくとも2つを含む固溶体を用いている ことが好ましい。このように、第2絶縁膜を上記の酸化 物で構成することで、第2絶縁膜の材料によって半導体 層(ZnOなど)から酸素が奪われることがほとんどな くなる。

【0020】本発明の他の薄膜トランジスタは、上記の 【0014】このように、従来の技術では、透明半導体 50 課題を解決するために、ZnO、Mg,Znュ-,O、C

dx* Zn,-x OまたはCdO、もしくは1価の価数を取りうる元素またはNiがドープされたZnO、Mg、Zn,-x OまたはCdOを用いた半導体層と、ゲート電極と界面を形成する酸化物以外の材料を用いた第1絶縁膜と、この第1絶縁膜および前記半導体層に挟まれ、かつ双方と界面を形成し、KNbO,、KTaO,、BaTiO,、CaSnO,、CaZrO,、CdSnO,、SrHfO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrCeO,、BaCeO,、SrZrO,、BaZrO,、LiGaO,、LiGaO,の混晶系(Lincx, Nax Kx)(Ga1-x Alx)O。またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いた第2絶縁膜とを有するゲート絶縁膜とを備えていることを特徴としている。

【0021】上記の構成では、第2絶縁膜が酸化物を用いることにより、この第2絶縁膜と界面を形成する半導体層との界面整合性を良好に保つことができる。特に、上記の酸化物および固溶体は、半導体層を構成するZnOなどとの格子不整合が小さく、界面整合性を極めて良20好に保つことができる。また、第1絶縁膜が酸化物以外の材料を用いているので、a-SiTFTプロセスのような比較的低温の温度範囲において作製された薄膜トランジスタでは、酸化物を用いた第2絶縁膜に比べて絶縁性を高くすることができる。

【0022】このように、ゲート絶縁膜を異なる2層の 絶縁膜で構成することによって、第2絶縁膜と界面を形 成する半導体層の結晶性の向上と、半導体層と第2絶縁 膜との界面の欠陥準位の低減とを図ることができる。ま た、第2絶縁膜を上記の酸化物で構成することで、第2 絶縁膜の材料によって半導体層(ZnOなど)から酸素 が奪われることがほとんどない。それゆえ、半導体層の 第2絶縁膜との界面付近の結晶性が良好に保持される。 この結果、オフ領域での漏れ電流レベルが低く、かつ移 動度が高いスイッチング特性の良好な薄膜トランジスタ が実現できる。

【0023】上記の各薄膜トランジスタにおいて、前記第1絶縁膜がSiN、を用いていることが好ましい。SiN、は、(1)酸化物絶縁膜に対して比較的低温でも高い絶縁特性を示し、(2)透湿性が低く、デバイスの信頼性を保持でき、(3)SiO、と比較して可動イオンを抑制できるという優位性を備えるため、ゲート絶縁膜に良好な絶縁特性を与えることができる。このため、第2絶縁膜を薄く形成しても、ゲート絶縁膜の絶縁性を十分確保できる。

【0024】上記の各薄膜トランジスタにおいて、その上に前記半導体層が形成され、KNbO,、KTaO,、BaTiO,、CaSnO,、CaZrO,、CdSnO,、SrHfO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrC

 eO_3 、 $BaCeO_3$ 、 $SrZrO_3$ 、 $BaZrO_3$ 、 $LiGaO_2$ 、 $LiGaO_3$ の混晶系($Li_{1-(x,y)}$ N a_x K、)(Ga_{1-x} A 1_x) O_x またはこれらの酸化物のうち少なくとも 2 つを含む固溶体を用いた下地層をさらに備え、スタガ型に形成されていることが好ましい。

【0025】スタガ型の薄膜トランジスタにおいては、 遮光膜が不要の場合、基板上にソース電極およびドレイ ン電極と、半導体層とが形成される。このため、基板の 材料によっては、半導体との格子整合性が悪い場合があ り、薄膜トランジスタの特性を低下させることになる。 そこで、上記の酸化物またはそれらの固溶体を用いた下 地層上に半導体層を形成することによって、前述の薄膜 トランジスタにおける第2 絶縁膜と同様、半導体層との 格子整合性が良好になる。これにより、基板材料に関わ らず、半導体層の特性の劣化が防止されるので、基板材 料を半導体層との格子整合性が良好な材料に限定する必 要がない。

【0026】本発明のマトリクス表示装置は、上記の課題を解決するために、マトリクス状に配列されたスイッチング素子を備えたマトリクス表示装置であって、上記のいずれかの薄膜トランジスタを前記スイッチング素子として用いていることを特徴としている。

【0027】上記の高性能な薄膜トランジスタを用いる ことによって、マトリクス表示装置におけるスイッチン グ特性が向上する。

【0028】上記のマトリクス表示装置においては、前記スイッチング素子を駆動する駆動回路を備え、上記のいずれかの薄膜トランジスタを前記駆動回路を構成する30トランジスタとして用い、前記スイッチング素子および前記トランジスタが同時に形成されることが好ましい。【0029】駆動回路を構成するトランジスタをも、上記の薄膜トランジスタで構成することによって、マトリクス表示装置の製造工程の削減が図られる。

[0030]

【発明の実施の形態】〔実施の形態1〕本発明の第1の 実施の形態について図1ないし図3に基づいて説明すれ ば、以下の通りである。

【0031】図1に示すように、本実施の形態に係る薄膜トランジスタ1は、絶縁性基板2上に形成されたゲート電極3の上に、ゲート絶縁膜4を介して半導体層5が積層され、との半導体層5上の両側に、ソース電極6とドレイン電極7とが形成される逆スタガ型の構造をなしている。また、この薄膜トランジスタ1においては、マトリクス表示装置に用いられる場合、ドレイン電極7に接続される絵素電極8が、第2絶縁膜4b上に形成される。さらに、この薄膜トランジスタ1には、半導体層5、ソース電極6およびドレイン電極7を覆う保護膜9が形成されている。

50 【0032】透明な半導体層5は、ZnO、Mg, Zn

・ ゙ュータ ひ、Cdx Znューx OまたはCdO、もしくは1価 の価数を取りうる元素またはNiがドープされたZn O, Mg, Zn_{1-x} O, Cd, Zn_{1-x} OsktCdO を用いて形成されている。

【0033】ゲート絶縁膜4は、第1絶縁膜4aおよび 第2絶縁膜4bを含んでいる。

【0034】第1絶縁膜4aは、絶縁性基板2およびゲ ート電極3上に積層されて、ゲート電極3と界面を形成 している。この第1絶縁膜4aは、酸化物以外の絶縁性 の良好な材料、例えば、SiN、(窒化シリコン)によ 10 って形成されている。

【0035】第2絶縁膜4bは、第1絶縁膜4aと半導 体層5とに挟まれるように、第1絶縁膜4a上に形成さ れており、第1絶縁膜4 a および半導体層との双方と界 面を形成している。この第2絶縁膜4bは、SiO,、 Ta, O, Al, O, TiO, MgO, Zr O_1 , stab-Zr O_2 , Ce O_2 , K, O, Li, O, Na, O, Rb, O, In, O, , La, O, , S c,O,、Y,O,またはこれらの酸化物のうち少なく とも2つを含む固溶体を用いて形成されている。

【0036】また、第2絶縁膜4bは、IIaからVI Ia族元素の酸化物(第1酸化物)、それら元素の混合 物の酸化物(第2酸化物)、またはそれらの酸化物(第 1および2酸化物)のうち少なくとも2つを含む固溶体 が、単層または複数積層されていてもよい。あるいは、 第2絶縁膜4bは、IIbからIVb族元素の酸化物 (第3酸化物)、それら元素の混合物の酸化物(第4酸 化物)、またはそれらの酸化物(第3および第4酸化 物) のうち少なくとも2つを含む固溶体が、単層または 複数積層されていてもよい。

【0037】ととで、上記のように構成される薄膜トラ ンジスタ1の製造方法を、図2の製造工程図を用いて以 下に説明する。

【0038】まず、絶縁性基板2に、ゲート電極3とな るゲート電極材としてTaを300nmの厚さでスパッ タリングによって積層し、この上にフォトリソグラフィ 工程にて所定の形状のレジストパターンを作製する。と のレジストパターンを用いてゲート電極材にCF、+O 、ガスによってドライエッチングを施し、その形状にパ ターニングされたゲート電極3 およびこれに接続される 40 ゲート配線(図示せず)を形成する(図2(a))。絶 縁性基板2としては、ガラス基板、石英、プラスチック 等が用いられ、ゲート電極材にはTaの他にAl、Cr などが用いられる。

【0039】次に、第1絶縁膜4aとして、窒化シリコ 」ン膜をP-CVD法によって400nm積層する(図2 (b))。このときの成膜条件は、基板温度が330℃ であり、ガス圧力が1.5Torrであり、RFパワー(ス パッタパワー)が1.5kWであり、ガス流量がSiH 、/NH、/N、=150/750/2000sccmであ 50 は10nmと薄いので絶縁性はあまり高くない。しか

る。

【0040】なお、窒化シリコン膜の成膜方法として は、その他、スパッタリング法などでもよい。

【0041】さらに、第2絶縁膜4bとして、例えば、 Si〇、薄膜をスパッタリング法によって10nm積層 する(図2(c))。SiO、薄膜の成膜時の基板温度 は200℃、ガス流量は酸素/アルゴン=40/80sc cm、圧力0.7Pa、RFパワー4kWで成膜する。 【0042】そして、半導体材料として2n0をスパッ タリング法によって200nm積層し、フォトリソグラ フィおよびウエットエッチングによって、ゲート電極3 の上方で島状となるように加工する(図2(d))。 乙 nOを成膜する方法としては、他にパルスレーザー堆積 法、液相析出法、ゾルゲル法などいずれの方法でも可能 である。

【0043】続いて、スパッタリング法によりTaを2 OOnm成膜し、フォトリソグラフィおよびCF。+O , ガスを用いたドライエッチングによってソース電極6 およびドレイン電極7を形成する。また、スパッタリン 20 グ法によりITO(Indium Tin Oxide)を100n m成膜 し、ドレイン電極7に接続されるように、第2絶縁膜4 b上に、フォトリソグラフィおよびエッチング液(塩酸 +硝酸) によるウエットエッチングを行うことによっ て、絵素電極8を形成する(図2(e))。

【0044】最後に、P-CVD法によって、窒化シリ コン薄膜を300mm成膜し、この窒化シリコン膜にお ける絵素電極8上と端子部パッド(図示せず)上の部分 をフォトリソグラフィおよびドライエッチングにより除 去することで保護膜9を形成し、薄膜トランジスタ1が 完成する(図2(f))。 30

【0045】上記のようにして作製された薄膜トランジ スタ1のVq-Id特性を図3に示す。また、比較例とし て、従来の薄膜トランジスタのVg-Id特性を図10に示 す。これらの薄膜トランジスタのチャネル寸法は、L/W- $5/20 \mu m c \delta \delta$.

【0046】従来の薄膜トランジスタにおけるゲート絶 緑膜(SiN、)と半導体層(ZnO)との界面では、 ゲート絶縁膜が、半導体層における酸素の一部を取り込 んで酸化物層を形成するため、半導体層が酸素欠損を起 としていたと考えられる。とのため、図10に示すよう に、この薄膜トランジスタでは、電界効果移動度 (μ_{εε}) が0. 52 cm² /Vsであり小さい。

【0047】とれに対し、本薄膜トランジスタ1では、 図1に示すように、半導体層5(2n0)と界面を形成 する第2絶縁膜4 bが酸化物であるため、ZnOの酸素 欠損が発生せず、特性が向上している。具体的には、図 3からわかるように、この薄膜トランジスタ1の電界効 果移動度が1.3 cm²/Vsに向上した。

【0048】また、第2絶縁膜4b(例えばSiO₂)

し、第1 絶縁膜4 a (SiN,) が高い絶縁性を有する ため、ゲート電極3 からのリーク電流が低く抑えられ て、良好な特性を得ることができる。

【0049】このように、本実施の形態に係る薄膜トランジスタ1は、絶縁性の高い第1絶縁膜4aと、半導体層5(ZnOなど)から酸素を奪わない酸化物を用いた第2絶縁膜4bとを有するゲート絶縁膜4を備えている。これにより、ゲート絶縁膜4による絶縁性およびゲート絶縁膜4と半導体層5との界面特性を向上させることができる。この結果、オフ領域での漏れ電流レベルが10低く、かつ移動度が高いスイッチング特性の良好な薄膜トランジスタ1が実現できる。

【0050】第1絶縁膜4aの材料として用いられるSiN、は、一般の酸化物絶縁膜と比較して、低温(300℃程度)で成膜しても、高い絶縁性を示す。また、SiN、は、透湿性が低く、デバイスの信頼性を保持するともできる。さらに、SiN、は、第2絶縁膜4bの材料として用いたSiO」と比較して、デバイス特性を低下させる要因となる可動イオンを抑制することができる。したがって、第1絶縁膜4aの材料としてSiN、を用いることによって、SiO」からなる単層のゲート絶縁膜を用いた薄膜トランジスタよりも高性能かつ高信頼性の薄膜トランジスタを得ることができる。

【0051】 〔実施の形態2〕第2の実施の形態について、図1 および図4に基づいて説明すれば、以下の通りである。なお、本実施の形態において、前述の実施の形態1 における構成要素と同等の機能を有する構成要素については、同じ符号を付記してその説明を省略する。

【0052】本実施の形態に係る薄膜トランジスタ1は、図1に示す構造をなすが、半導体層5およびゲート 30 絶縁膜4における第2絶縁膜4bを形成するための材料が実施の形態1の薄膜トランジスタ1と異なる。

【0053】半導体層5の材料としては、ZnO、Mg、Zn_{1-x}O、Cd、Zn_{1-x}OまたはCdO、もしくは1価の価数を取りうる元素またはNiがドープされたZnO、Mg、Zn_{1-x}O、Cd、Zn_{1-x}OまたはCdOを用いている。また、第2絶縁膜4bの材料としては、KNbO、KTaO、、BaTiO、、CaSnO、、CaZrO、、CdSnO、、SrHfO、、SrSnO、、SrTiO、、YScO、、CaHfO、、MgCeO、、SrCeO、、BaCeO、、SrZrO、、BaZrO、、LiGaO、の混晶系(Li_{1-(x-v}、Na、Kv)(Ga_{1-x}Al、)O、またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いている。

【0054】上記のように構成される薄膜トランジスタ 1の製造方法を、図2の製造工程図を用いて以下に説明 する

【0055】絶縁性基板2上にゲート電極3および第1 絶縁膜4aを形成する工程(図2(a)および(b)) については、実施の形態 1 で説明した工程と同様である

【0056】続く、第2絶縁膜4 bを形成する工程(図2(c))においては、ZnOなどと格子ミスマッチの小さい材料である材料として、例えばCaZrO,の薄膜をパルスレーザーデポジション法にて10nm積層する。このときの成膜条件は、基板温度が300℃であり、酸素雰囲気が10mTorrであり、レーザーパワーが150mV,5Hzである。

【0057】さらに、半導体層5を形成する工程(図2(d))においては、第2絶縁膜4bの上に、例えばZnOからなるからなる透明半導体膜をパルスレーザーデポジション法にて200nm積層する。このときの成膜条件は、基板温度が300℃であり、酸素雰囲気が100mTorr、レーザーパワーが100mV、10Hzである。【0058】以下に続くドレイン電極6およびソース電極7から保護膜9の形成に至る工程(図2(e)および(f))は、前述の実施の形態1で説明した工程と同様である。

20 【0059】上記のようにして作際された薄膜トランジスタ1のVg-Id特性を図4に示す。

【0060】本薄膜トランジスタ1では、半導体層5(2n0)と界面を形成する下地膜としての第2絶縁膜4bの格子間距離が2n0に近く、2n0の結晶性が向上している。この結果、本薄膜トランジスタ1の電界効果移動度($\mu_{r\epsilon}$)が1.8 cm/Vsに向上した。

【0061】また、第2絶縁膜4bを30nm積層した結果、電界効果移動度が3.3cm²/Vsにまで向上できた

30 【0062】 ここで、第2 絶縁膜4 b の前述の各材料は ペロフスカイト構造を持ち、(111)面で格子間隔の 不整合が論じられる。 Z n O および前述の各々の格子定 数から計算した結果、前述の各材料における上記の不整 合が最大で2%程度であり、それらの材料は、 Z n O と格子定数の整合性が高いことがわかる。 したがって、 このような材料を用いて形成された第2 絶縁膜4 b 上に Z n Oが半導体層5 として成膜されると、半導体層5の結晶性が向上するので、高品質の半導体薄膜を形成することができる。それゆえ、作製された薄膜トランジスタ1 は、優れた特性を有し、移動度の向上を実現できる。

【0063】 これにより、薄膜トランジスタ1をマトリクス表示装置の絵素用のスイッチング素子に好適であるように小型化することができる。また、後述するように、平面にマトリクス状に配列された薄膜トランジスタ1の駆動用素子としても応用可能であり、これらは絵素内のスイッチング素子と同時に作製可能である。

【0064】〔実施の形態3〕第3の実施の形態について、図5ないし図7に基づいて説明すれば、以下の通りである。なお、本実施の形態において、前述の実施の形 50態1における構成要素と同等の機能を有する構成要素に ・ ついては、同じ符号を付記してその説明を省略する。

【0065】図5に示すように、本実施の形態に係る薄膜トランジスタ11は、絶縁性基板2上に、ゲート電極6、ソース電極7およびこれらに接続される半導体層5が形成され、ゲート絶縁膜4を介して、その上にゲート電極3が形成されるスタガ型の構造をなしている。この薄膜トランジスタ11において、注目すべきは、ゲート電極6、ソース電極7および半導体層5が絶縁性基板2上に直接形成されるのではなく、絶縁性基板2上に形成された下地絶縁膜12(下地層)を介して、その上に形成されていることである。

【0066】上記の下地絶縁膜12は、KNbO,、KTaO,、BaTiO,、CaSnO,、CaZrO,、CdSnO,、SrHfO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrCeO,、BaCeO,、SrZrO,、BaZrO,、LiGaO,、LiGaO,の混晶系(Li_{1-(x++)}, Na, K,)(Ga₁₋₂, Al₂)O,またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いて形成されている。

【0067】また、この薄膜トランジスタ1においては、マトリクス表示装置に用いられる場合、ドレイン電極7に接続される絵素電極8が、下地絶縁層12上に形成される。さらに、この薄膜トランジスタ1には、ゲート電極3、ゲート絶縁膜4、半導体層5、ソース電極6 およびドレイン電極7を覆う保護膜9が形成されている。

【0068】ここで、上記のように構成される薄膜トランジスタ11の製造方法を、図6の製造工程図を用いて以下に説明する。

【0069】まず、絶縁性基板2に、下地絶縁膜12となる材料としてCaHfO,をスパッタリング法により10nm積層する(図6(a))。このときの成膜条件は、温度が200℃であり、ガス流量が酸素/アルゴン=40/60sccmであり、圧力が0.7Paである。

[0070]次に、上記の下地絶縁膜上12上にスパッタリング法により ITO(Indium Tin Oxide)を100 nm成膜する。その ITO膜に、フォトリソグチフィおよびエッチング液(塩酸+硝酸)によるウエットエッチングを行うことで、ソース電極6、ドレイン電極7 および 40 絵素電極8を同時に形成する(図6(b))。

【0071】続いて、半導体材料としてZnOからなるZnO膜51をスパッタリング法によって200nm積層する(図6(c))。このときの成膜条件は、基板温度が280℃、ガス流量が酸素/アルゴン=40/80sccmであり、圧力が0.7Paである。ZnO膜を形成する方法としては、他にパルスレーザー堆積法、液相析出法、ゾルゲル法などいずれの方法でも可能である。

【0072】さらに、第2絶縁膜4bとなるSiO,薄膜41をスパッタリング法によって10nm積層する

(図6(d))。SiO、薄膜41の成膜条件は基板温度が200℃であり、ガス流量が酸素/アルゴン=40/60sccmであり、圧力が0.7Paである。

12

【0073】そして、第1絶縁膜4aとなる窒化シリコン膜42をP-CVD法によって400nm積層するとともに、その上に、ゲート電極3となるTa膜31を300nmスパッタリング法にて成膜する(図6(e))。

[0074] 窒化シリコン膜42の成膜条件は、基板温度が330℃であり、ガス圧力が1.5 Torrであり、RFパワー(スパッタパワー)が1.5 k W であり、ガス流量は、SiH。/NH。/N。=150/750/2000sccmである。

【0075】なお、窒化シリコン膜42の成膜方法としては、その他、スパッタリング法などでもよい。

【0076】その後、Ta膜31上に、ゲートパターンのレジストをフォトリソグラフィにて形成し、このTa膜31と、窒化シリコン膜42と、SiO、膜41と、ZnO膜51とをパターニングして、ゲート電極3と、

20 ゲート絶縁膜4と、半導体膜5とを形成する(図6 (f))。このとき、Ta膜31および窒化シリコン膜42をCF、+O、ガスを用いたドライエッチングによってパターニングする。引き続き、SiO、膜41およびZnO膜51をフッ酸+硝酸の混合液にてウエットエッチングする。

【0077】最後に、P-CVD法によって、窒化シリコン薄膜を300nm成膜し、この窒化シリコン薄膜における絵素電極8上と端子部パッド(図示せず)上の部分をフォトリソグラフィおよびドライエッチングにより30 除去することで保護膜9を形成し、薄膜トランジスタ11が完成する(図2(f))。

【0078】スタガ型の薄膜トランジスタ11においては、半導体層5(ZnO)が、下地絶縁膜12上に形成されている。この下地絶縁膜12は、前述の実施の形態2で第2絶縁膜4bの材料として用いた、ZnOと格子整合性のよい酸化物であるので、半導体層5と下地絶縁膜12とで形成される界面の特性が向上する。したがって、スタガ型の薄膜トランジスタ11においても、半導体層5の結晶性を向上させることができる。

【0079】また、下地絶縁膜12を設けることによって、絶縁性基板2の材料が、半導体層5との格子整合性が良好でない材料であっても、半導体層5の特性の劣化が防止される。したがって、基板材料を、半導体層5との格子整合性が良好な材料に限定する必要がない。

【0080】 CCで、上記のようにして作製された薄膜トランジスタ11のVg-Id特性を図7に示す。 Cの薄膜トランジスタ11のチャネル寸法は、L/W=5/20μm である。 Cの薄膜トランジスタ11では、1.1cm²/Vsという高い電界効果移動度が得られた。

50 【0081】以上の各実施の形態における薄膜トランジ

スタ1・11は、移動度、on/off比などが良好なスイッ チング特性を示しており、現在、液晶ディスプレイに広 く用いられているa-SiTFTと同等以上の性能が得られ る。また、ZnOと界面を形成する絶縁膜(第2絶縁膜 4 b または下地絶縁膜12)の成膜条件如何では、実施 の形態2の最後で述べたように、高い移動度(数cml/V s)が得られる。これにより、液晶ディスプレイにおけ るスイッチング素子として、薄膜トランジスタ1・11 を小型化することができる。

【0082】なお、前述の実施の形態1ないし3では、 薄膜トランジスタ1・11の製造工程の説明(図2 (a) ないし(f) および図6(a) ないし(g)) に おいて、特定の材料を用いた例について説明した。しか しながら、各実施の形態に例示した各材料を用いて作製 した薄膜トランジスタ1・11についても、上記の特定 の材料によって作製された薄膜トランジスタ1・11と 同様、性能が向上する。

【0083】〔実施の形態4〕第4の実施の形態につい て、図8および図9に基づいて説明すれば、以下の通り である。なお、本実施の形態において、前述の実施の形 20 態1および3における構成要素と同等の機能を有する構 成要素については、同じ符号を付記してその説明を省略 する。

【0084】図8に示すように、本実施の形態に係るマ トリクス表示装置は、液晶ディスプレイであって、絵素 アレイ21と、ソースドライバ22と、ゲートドライバ 23と、制御回路24と、電源回路25とを備えてい

【0085】絵素アレイ21、ソースドライバ22およ びゲートドライバ23は、基板26上に形成されてい る。基板26は、ガラスのような絶縁性かつ透光性を有 する材料により形成されている。絵素アレイ21は、ソ ースラインSL…と、ゲートラインGL…と、絵素27 …とを有している。

【0086】絵素アレイ21においては、多数のゲート ラインGL1. GL111 …と多数のソースラインSL1. S L... …とが交差する状態で配されており、隣接する2 本のゲートラインGL・GLと隣接する2本のソースラ インSL・SLとで包囲された部分に絵素(図中、PI Xにて示す) 27が設けられている。このように、絵素 40 27…は、絵素アレイ21内でマトリクス状に配列され ており、1列当たりに1本のソースラインSLが割り当 てられ、1行当たりに1本のゲートラインGLが割り当 てられている。

【0087】液晶ディスプレイの場合、各絵素21は、 図9に示すように、スイッチング素子であるトランジス タTと、液晶容量C、を有する絵素容量C。とによって **構成されている。一般に、アクティブマトリクス型液晶** ディスプレイにおける絵素容量C。は、表示を安定させ るために、液晶容量C、と並行に付加された補助容量C 50 タ $1 \cdot 1$ 1 が高性能(髙移動度など)を有することによ

14 ,を有している。補助容量C,は、液晶容量C」やトラ ンジスタTのリーク電流、トランジスタTのゲート・ソ

ース間容量、絵素電極・信号線間容量等の寄生容量によ る絵素電位の変動、液晶容量C」の表示データ依存性等 の影響を最小限に抑えるために必要となる。

【0088】トランジスタTのゲートは、ゲートライン GL、に接続されている。また、液晶容量C、および補 助容量C、の一方の電極は、トランジスタTのドレイン およびソースを介してソースラインSL、に接続されて 10 いる。液晶容量 C、の他方の電極は、液晶セルを挟んで 対向電極に接続され、補助容量C。の他方の電極は、全 絵素に共通の図示しない共通電極線 (Cs on Common構造 の場合)、または隣接するゲートラインGL (Cs on Ga te構造の場合)に接続されている。

【0089】多数のゲートラインGL, GL,, …は、 ゲートドライバ23に接続され、多数のデータ信号線S L. SL., …は、ソースドライバ22に接続されてい る。また、ゲートドライバ23およびソースドライバ2 2は、それぞれ異なる電源電圧 Vω・Vωと電源電圧 V sn・Vslとにより駆動されている。

【0090】ソースドライバ22は、制御回路24によ り与えられた映像信号DATを制御回路24からの同期 信号CKSおよびスタートパルスSPSに基づいてサン プリングして各列の画素に接続されたソースラインSL 1. S L... …に出力するようになっている。ゲートドラ イバ23は、制御回路24からの同期信号CKG・GP SおよびスタートパルスSPGに基づいて各行の絵素2 7…に接続されたゲートラインG L, GL,, …に与え るゲート信号を発生するようになっている。

【0091】電源回路25は、電源電圧Vsн・VsL・V cm・VcL、接地電位COMおよび電圧Vssを発生する回 路である。電源電圧Vsm·Vskは、それぞれレベルの異 なる電圧であり、ソースドライバ22に与えられる。電 源電圧V_{cn}・V_{c1}は、それぞれレベルの異なる電圧であ り、ゲートドライバ23に与えられる。接地電位COM は、基板26に設けられる図示しない共通電極線に与え られる。

【0092】ととで、上記のトランジスタTは、前述の 実施の形態1ないし3における薄膜トランジスタ1・1 1 (図1および図5参照)である。薄膜トランジスタ1 ・11は、前述のように、移動度が高く高性能であるの で、この薄膜トランジスタ1・11を絵素27を駆動す るトランジスタTに用いることで、動作速度および表示 品位の優れたマトリクス表示装置を提供することが可能

【0093】特に、動作周波数の比較的低いゲートドラ イバ23を構成する回路素子のうち、トランジスタで構 成される回路において、各トランジスタが、前述の薄膜 トランジスタ1・11である。これは、薄膜トランジス って可能となる。

【0094】また、絵素27のトランジスタTと駆動回路のトランジスタとを同じトランジスタ1・11で構成することによって、これらのトランジスタを同一の基板26上に同じプロセスを用いて同時に作製することが可能になる。それゆえ、マトリクス表示装置の製造工程が削減されるので、マトリクス表示装置の低コストかを図ることができる。

【0095】以上のように、絵素27用のトランジスタ Tおよび駆動回路用のトランジスタとして、併せて薄膜 10 トランジスタ1・11を用いることによって、安価で、 動作速度および表示品位の優れたマトリクス表示装置を 提供することが可能になる。

【0096】以上、本実施の形態および前記の他の実施の形態において、幾つかの例を示したが、本発明は、上記の各実施の形態に限定されることなく、同様の概念に基づく全ての構成に適用される。

[0097]

【発明の効果】以上のように、本発明の薄膜トランジスタは、Zn〇、Mg、Znュ-、〇、Cd、Znュ-、〇またはCd〇、もしくは1価の価数を取りうる元素またはNiがドープされたZn〇、Mg、Znュ-、〇、Cd、Znュ-、〇またはCd〇を用いた半導体層と、ゲート電極と界面を形成する酸化物以外の材料を用いた第1絶縁膜と、この第1絶縁膜および前記半導体層に挟まれ、双方と界面を形成する酸化物を用いた第2絶縁膜とを有するゲート絶縁膜とを備えている構成である。

【0098】このように、ゲート絶縁膜を異なる2層の 絶縁膜で構成することによって、第2絶縁膜と界面を形 成する半導体層の結晶性の向上と、半導体層と第2絶縁 30 膜との界面の欠陥準位の低減とを図ることができる。ま た、第2絶縁膜を酸化物で構成することで、第2絶縁膜 の材料によって半導体層から酸素が奪われることを抑制 できる。それゆえ、半導体層の第2絶縁膜との界面付近 の結晶性が良好に保持される。この結果、オフ領域での 漏れ電流レベルが低く、かつ移動度が高いスイッチング 特性の良好な薄膜トランジスタが実現できる。したがっ て、透明半導体膜を有する薄膜トランジスタの高性能化 を容易に実現することができるという効果を奏する。

【0099】上記の薄膜トランジスタにおいて、前記第 40 2 絶縁膜は、SiO,、Ta,O,、Al,O,、TiO,、MgO、ZrO,、stab-ZrO,、CeO,、K,O、Li,O、Na,O、Rb,O、In,O,、La,O,、Sc,O,、Y,O,またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いていることで、第2 絶縁膜の材料によって半導体層から酸素が奪われることがほとんどなくなる。したがって、より高性能な薄膜トランジスタを提供することができるという効果を奏する。

【0100】本発明の他の薄膜トランジスタは、Zn

16

O、Mg、Zn、、O、Cd、Zn、、OまたはCd O、もしくは1価の価数を取りうる元素またはNiがドープされたZnO、Mg、Zn、、O、Cd、Zn、のまたはCdOを用いた半導体層と、ゲート電極と界面を形成する酸化物以外の材料を用いた第1絶縁膜と、この第1絶縁膜および前記半導体層に挟まれ、かつ双方と界面を形成し、KNbO、、KTaO、、BaTiO、、CaSnO、、CaZrO、、CdSnO、、SrHfO、、SrSnO、、SrTiO、、YSCO、、CaHfO、、MgCeO、、SrCeO、、BaCeO、、SrZrO、、BaZrO、、LiGaO、、LiGaO、の混晶系(Li、、、、Na、K、)(Ga、Al、)O、またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いた第2絶縁膜とを有するゲート絶縁膜とを備えている構成である。

【0101】とのように、ゲート絶縁膜を異なる2層の 絶縁膜で構成することによって、第2絶縁膜と界面を形成する半導体層の結晶性の向上と、半導体層と第2絶縁 膜との界面の欠陥準位の低減とを図ることができる。特 に、上記の酸化物および固溶体は、半導体層を構成する 乙n Oなどとの格子不整合が小さく、界面整合性を極め て良好に保つことができる。また、第2絶縁膜を上記の 酸化物で構成することで、第2絶縁膜の材料によって半 導体層から酸素が奪われることがほとんどない。それゆ え、半導体層の第2絶縁膜との界面付近の結晶性が良好 に保持される。この結果、オフ領域での漏れ電流レベル が低く、かつ移動度が高いスイッチング特性の良好な薄 膜トランジスタが実現できる。したがって、透明半導体 膜を有する薄膜トランジスタの高性能化を容易に実現す ることができるという効果を奏する。

【0102】上記の各薄膜トランジスタにおいて、前記第1絶縁膜がSiN、を用いていることにより、SiN、がゲート絶縁膜に良好な絶縁特性を与えるので、このため、第2絶縁膜を薄く形成しても、ゲート絶縁膜の絶縁性を十分確保できる。したがって、異なる2種類の絶縁膜からなるゲート絶縁膜の厚みの増大を抑制して、薄膜トランジスタのサイズ大型化を回避することができるという効果を奏する。

【0103】上記の各薄膜トランジスタにおいて、その 上に前記半導体層が形成され、KNbO,、KTa O,、BaTiO,、CaSnO,、CaZrO,、C dSnO,、SrHfO,、SrSnO,、SrTiO,、YScO,、CaHfO,、MgCeO,、SrC eO,、BaCeO,、SrZrO,、BaZrO,、LiGaO,、LiGaO,の混晶系(Li1-(x.v.)、Na, Kv.)(Ga1-,Al.)O,またはこれらの酸化物のうち少なくとも2つを含む固溶体を用いた下地層をさらに備え、スタガ型に形成されていることにより、前述の薄膜トランジスタにおける第2絶縁膜と同様、半導50体層との格子整合性が良好になる。これにより、基板材

料に関わらず、半導体層の特性の劣化が防止されるので、基板材料を半導体層との格子整合性が良好な材料に限定する必要がない。したがって、透明半導体膜を有するスタガ型の薄膜トランジスタにおいても、高性能化を容易に実現することができるという効果を奏する。

17

【0104】本発明のマトリクス表示装置は、マトリクス状に配列されたスイッチング素子を備えたマトリクス表示装置であって、上記のいずれかの薄膜トランジスタを前記スイッチング素子として用いている構成であるので、マトリクス表示装置におけるスイッチング特性が向10上する。したがって、表示品位の優れたマトリクス表示装置を提供するととができるという効果を奏する。

【0105】上記のマトリクス表示装置においては、前記スイッチング素子を駆動する駆動回路を備え、上記のいずれかの薄膜トランジスタを前記駆動回路を構成するトランジスタとして用い、前記スイッチング素子および前記トランジスタが同時に形成されることにより、マトリクス表示装置の製造工程の削減が図られる。したがって、マトリクス表示装置のコスト低下を実現することができるという効果を奏する。

【図面の簡単な説明】

[図1] 本発明の第1 および第2の実施の形態に係る薄膜トランジスタの構成を示す断面図である。

【図2】(a)ないし(f)は上記薄膜トランジスタの 製造工程を示す各部の断面図である。 *【図3】上記薄膜トランジスタの一作製例のVg-Id特性を示すグラフである。

【図4】本発明の第2の実施の形態に係る薄膜トランジスタの一作製例のVq-Id特性を示すグラフである。

【図5】本発明の第3の実施の形態に係る薄膜トランジスタの構成を示す断面図である。

【図6】(a)ないし(g)は上記薄膜トランジスタの 製造工程を示す各部の断面図である。

【図7】本発明の第3の実施の形態に係る薄膜トランジスタの一作製例のVg-Id特性を示すグラフである。

【図8】本発明の第4の実施の形態に係るマトリクス表示装置の主要部の構成を示すブロック図である。


【図9】上記マトリクス表示装置における絵素の構成を 示す回路図である。

【図10】従来の薄膜トランジスタの一作製例のVg-Id 特性を示すグラフである。


【符号の説明】

- 1 薄膜トランジスタ
- 3 ゲート電極
- 20 4 ゲート絶縁膜
 - 4a 第1絶縁膜
 - 4b 第2絶縁膜
 - 5 半導体層
 - 11 薄膜トランジスタ
 - 12 下地絶縁膜(下地層)


【図1】




【図3】





[図4]




【図5】







【図8】



フロントページの続き

(72)発明者	川崎	雅司
	神奈川	県相模原市相模大野4-2-5-

116

(72)発明者 大野 英男

宫城県仙台市泉区桂3-33-10

(72)発明者 小林 和樹

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 迫野 郁夫

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

Fターム(参考) 2H092 JA40 KA07 KA10 MA05 MA08

NA21

5F110 AA01 AA05 AA06 AA16 AA21

BB02 CC05 CC07 DD01 DD02

DD03 DD12 EE03 EE04 EE44

FF01 FF02 FF03 FF05 FF09

FF27 FF28 FF30 GG01 GG24

GG28 GG29 GG32 GG42 GG43

HK04 HK07 HK21 HK33 NN04

NN24 NN35 NN72 NN73